Toshiba представляє новий нейроморфний процесор

Компанія Toshiba, продовжуючи розвивати напрямок Інтернету речей (Internet of Things, IoT) і аналізу великих обсягів даних (Big Data analysis), представила широкий суд новий процесор Time Domain Neural Network (TDNN), який представляє собою нейроморфний напівпровідниковий процесор з наднизьким споживанням енергії . Процесор TDNN орієнтований на технології глибинного машинного вивчення і він містить велику кількість спеціалізованих обчислювальних вузлів, побудованих, на відміну від традиційних цифрових процесорів , на базі оригінальної аналогової технології компанії Toshiba.

Глибинне машинне вивчення вимагає величезної кількості обчислювальних операцій. Через це для реалізації подібних технологій використовуються потужні процесори, що володіють великою потужністю і споживають значну кількість енергії. Однак, для реалізації глибинного вивчення на рівні IoT-пристроїв потрібні малоспоживаючі чіпи , які здатні виконати велику кількість необхідних операцій при мінімально можливій кількості споживаної енергії.

У традиційній архітектурі фон Неймана, на базі якої побудовано більшість сучасних комп’ютерів, досить велика кількість енергії витрачається на передачу даних від пристроїв зберігання даних до процесора, який виконує обробку цих даних. Одним з методів зменшення кількості операцій пересилання даних є те, що кожна інструкція працює з даними, розташованими поруч з осередком, в якій зберігалися дані, використані попередньої інструкцією.

У архітектури, реалізованої природою у вигляді мозку високорозвинених живих істот, є всі особливості, необхідні для реалізації максимально ефективної обробки великих обсягів інформації. Як параметр, що визначає першочерговість обробки тих чи інших даних, виступає сила зчеплення між нейронами, яка реалізується у вигляді синапсів, нейронних зв’язків. Це дозволяє синапси також брати участь в обробці сигналів, а така архітектура називається повністю розгорнутої в просторі архітектурою (fully spatially unrolled architecture). Однак, відтворення такої архітектури на чіпі традиційними методами практично неможливо, так як це вимагає наявності величезної кількості арифметичних і логічних блоків.

Створюючи процесор TDNN, фахівці компанії Toshiba вирішили вищевказану проблему шляхом змішування функцій аналогових і цифрових ланцюгів, створивши так званий метод змішаних обчислень (time -domain analog and digital mixed signal processing, TDAMS). Цей метод був розроблений ще в 2013 році і він дозволяє максимально зменшити кожен з обчислювальних блоків. Це досягається за рахунок виконання арифметичних операцій над даними, які проходять через логічний або арифметичний елемент у вигляді аналогового сигналу. І це дозволяє створити обчислювальний вузол для глибинного машинного вивчення, що складається всього з трьох логічних елементів і 1-бітної осередки пам’яті.

Створений фахівцями компанії Toshiba експериментальний чіп був запрограмований на завдання розпізнавання рукописного тексту. І на цьому завданні він продемонстрував рівень споживання енергії в 20.6 фДж на одну операцію, що приблизно на 10-20 відсотків нижче, ніж споживання інших аналогічних рішень, створених раніше.

А в самому незабаром компанія Toshiba планує створити новий TDNN-процесор, який буде побудований не на базі звичайної статичної пам’яті SRAM, а на базі резистивної пам’яті ReRAM (resistive random access memory). Це, в свою чергу, дозволить одночасно збільшити продуктивність процесора і знизити кількість споживаної ним енергії.